DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

02760155

THIN-FILM SEMICONDUCTOR ELEMENT

PUB. NO.: **01-057755** [JP 1057755 A] PUBLISHED: March 06, 1989 (19890306)

INVENTOR(s): MIKI AKIRA

APPLICANT(s): SUMITOMO METAL IND LTD [000211] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 62-215785 [JP 87215785]

FILED: August 28, 1987 (19870828)

INTL CLASS: [4] H01L-029/78; H01L-027/12; H01L-029/40

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 774, Vol. 13, No. 264, Pg. 164, June 19, 1989 (19890619)

ABSTRACT

PURPOSE: To decrease OFF current which would flow when a gate electrode is biased negatively, by forming an ohmic contact layer such that a part or all of the layer, contains at least one of carbon, nitrogen and oxygen as a component thereof.

CONSTITUTION: On the surface of a glass substrate 1, there are deposited a gate electrode 2, an insulating film 3 and a semiconductor layer 4 successively in that order. An ohmic contact layer 5 is provided thereon except a region where the gate electrode 2 is present. The layer 5 consists of two layers: the lower layer 5a of N(sup +) a-Si:H, N and the upper layer 5b of N(sup +) a-Si:H, the upper layer 5b being thicker than the lower layer 5a. The ohmic contact layer 5 will be deteriorated in ohmic properties if it contains excessive N atoms. Preferred concentration of N atoms is 30atomic% or below, particularly 10atomic% or below. A protecting film 6 of SiN is formed on the semiconductor layer 4 not covered with the layers 5a and 5b. A drain electrode 7 and a source electrode 8 both having a layered structure consisting of a Cr layer 20 and an Al layer 21 are provided on the ohmic contact layer 5 with an appropriate gap therebetween.

① 特許出額公開

四公開特許公報(A)

昭64-57755

@Int Cl. 1

I.

證別記号

厅内整理番号

母公開 昭和64年(1989)3月6日

H 01 L 29/78 27/12 29/40 3 1 1

P-7925-5F 7514-5F

発明の数 1 (全7頁) 審査請求 未請求 A - 7638 - 5F

蒋膜半導体素子 の発明の名称

> 创特 頭 昭62-215785

頭 昭62(1987)8月28日 会出

羢 明 者 670条

兵庫県尼崎市西長洲本通1丁目3番地 住友会属工業株式 明

会社総合技術研究所内

住友全属工業株式会社 ①出 頭 人

大阪府大阪市東区北浜5丁目15番地

弁理士 河野 登夫 の代 理 人

- 1. 発明の名称 薄膜半導体業子
- 2. 特許請求の範囲
 - 1. 水素が添加された非晶質シリコンからなる 半導体層上に積層形成されたオーミックコン タクト層を備えた薄膜半導体素子において、 前記オーミックコンタクト層は、その一部 または全部に炭素、窒素または酸素のうち少 なくとも一種の原子が構成原子として含有さ れていることを特徴とする薄膜半導体素子。
 - 2. オーミックコンタクト層に含有される炭素. 窒素または酸素の原子の含有率が30原子%以 下である特許請求の範囲第1項記載の薄膜半 尊体素子。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は水素が添加された非晶質シリコンから なる半導体層、非晶質性の絶縁層等からなる薄膜 半選体素子に関する。

〔從来技術〕

近年、ガラス等の基板上に非晶質シリコン等の 半導体層、絶縁膜等を積層して形成されるトラン ジスタ(Thin Film Transistor)等の薄膜半導体 素子が実用化されている。この種の薄膜半導体素 子は、アクティブマトリックス型液晶ディスプレ イの駆動案子として好適である。 アクティブマト リックス型液晶ディスプレイでは、各画業夫々を 独立駆動して表示制御するので、各画素夫々を比 蛟的大電力にて駆動でき、画景のコントラスト比 が大きくなるので美しい画面表示が可能である。 そして特にアクティブマトリックス型液晶ディス プレイの駆動素子として、低コストにて製作でき るという利点を有ずるアモルファスシリコン(a-Si) を使用した薄膜トランジスタ(以下a-Si TFT という)が利用されている。

第7図は従来のa-Si TFTの1票子の断面構造図 であり、図中1はガラス基板、2はガラス基板1 上にパターン形成されたゲート電極を示す。ゲー ト電極2表面を含んでガラス基板1上面には、Si MxまたはSiOx等からなる絶縁腹3,a-Si:H (水

景原子が添加されたアモルファスシリコン)半導体層4、n・a-Si:H オーミックコンタクト層5がこの順に積層形成されている。オーミックコンタクト層5はゲート電極2上の部分が欠除されており、この部分のa-Si:H 半導体層4上面には保護膜6が形成されている。またオーミックコンタクト層5の上面には、適宜幅のギャップ(このギャップ間に前記保護膜6が位置している)を隔でて、何れも下層から順にCr層20、41層21の積層体からなるドレイン電極7及びソース電優3が形成されている。

ところでa-Si TFTの性能及び安定性の向上、つまりドレイン電流のドリフト特性向上には絶縁膜3の膜質または絶縁膜3と半導体層4との界面特性が重要であることは勿論であるが、これ以外にオーミックコンタクト層5がa-Si TFTの性能及び安定性の向上に影響を及ぼすことが知られている。(発明が解決しようとする問題点)

第7図に示すような構造を有するa-Si TFTのエネルギーバンド図を第8.9図に示す。第8図は

オフ電流 (ドレイン電流) が増加するという欠点があった。

液晶ディスプレイでは、液晶層に電荷を一定時間保持することにより、文字、画像等を表示しているが、上述のオフ電流が大きい場合には液晶層に電荷を一定時間保持することが不可能となってコントラスト比が低下する等表示特性が劣化するという問題点があった。

ゲート電極を正パイアスとした場合のエネルギーパンド図であり、第9図はゲート電極を負パイアスとした場合のエネルギーパンド図であり、図中と、は伝導帯、E,はフェルミ準位、E,は価子帯を夫々示す。a-Si:H 半導体層4は10であり、ゲートは電子10であり、ゲートは電子10であり、ゲートは電子10は第3回を正パイアスとした場合(第8図参照)にはスートレイン電極間の電界によりソース電極ではよりソース電極ではない。この際ソースはドレイン電極方向に流れる。この際ソースはドレイン電極方向に流れる。この際ソースはドレイン電極方向に流れる。この際ソースはイン電極方向に流れる。この際ソースはアースはアースを極端には低低流のローa-Si:H オーミックコンタクト層5が存在するので、電子10は電極側に到達できる。

ゲート電極を負バイアスとした場合(第9図参照)には、多数の正孔11が誘起される。この正孔11は通常はポテンシャルバリア(φ * ′)のためにソース電極またはドレイン電極側に流れることはないが、ソース・ドレイン電極間の電界が高い場合には、ポテンシャルバリア(φ * ′)を乗り越えてソース電極またはドレイン電極方向に流れ込み、

本発明に係る薄膜半導体素子は、水素が添加された非晶質シリコンからなる半導体層上に積層形成されたオーミックコンタクト層を備えた薄膜半導体素子において、前記オーミックコンタクト層は、その一部または全部に炭素, 窒素または酸素のうち少なくとも一種の原子が構成原子として含有されていることを特徴とする。

(作用)

本発明の薄膜半導体素子にあっては、オーミックコンタクト層に炭素、窒素または酸素の原子が少なくとも一種含有されているので、そのエネルギーバンドギャップが従来より広い。この結果ゲート電極を負バイアスとした場合に、誘起された正孔がポテンシャルバリアを乗り越えられないのでオフ電流が減少する。

(実施例)

以下本発明をその実施例を示す図面に基づき具体的に説明する。第1図は本発明に係る薄膜半導体素子の断面構造図であり、図中1はガラス基板を示す。ガラス基板1上面にはCrからなるゲート

電極2がパターン形成されている。ゲート電極2 の層厚は 300人~3000人とし、より望ましくは500人~1500人とする。なおゲート電極2 はHo、TaまたはNi-Cr 等から形成されてもよい。ゲート電極2 表面を含んでガラス基板1上面には、SiNxからなる絶縁膜3が形成されている。絶縁膜3の膜厚は500人~5000人とし、より望ましくは1000人~3000人とする。なお絶縁膜3はSi0、Si0xNy、Taz0s、Alz0s、等から形成されてもよい。また絶縁膜3上面にはa-Si:H 半導体層4が積層形成されている。a-Si:H 半導体層4の膜厚は、TFTのオフ電流及び光照射時の電流量に大きく影響するが、通常は200人~4000人とし、より望ましくは500人~3000人とする。

a-Si: H 半導体層 4 の上面には、ゲート電極 2 が形成されている部分を除いてオーミックコンタクト層 5 が積層形成されている。オーミックコンタクト層 5 の腹厚は 100人~1000人、より望ましくは 100人~500人とする。オーミックコンタクト層 5 は 2 層の積層体からなり、下層は n - a-Si

コンタクト層 5 (n * a-Si: H 層 5b) の上面には、 適宜幅のギャップ(このギャップ間に前記保護膜 6 が位置している)を隔てて、何れも下層からCr 層20、A1層21の積層構造からなるドレイン電極7 及びソース電極8が形成されている。保護膜6は ドレイン電極1及びソース電極8間のチャンネル 部におけるリーク電流を防止すると共に、 TFTの 長期安定性を維持するために重要である。なお保 護膜 6 は有機系絶縁物を塗布して形成してもよい。 この保護膜6の比抵抗は10120・中以上、より望 ましくは10¹⁴ Q · cm以上とし、また膜厚は 500 A ~ 5000人、より望ましくは1000人~3000人とする。 ドレイン電極で及びソース電極8は、通常は高融 点金属とA1との積層構造からなり、上述のCr/A1 以外にNo/Al、Ti/Al等の組合せが用いられる。 高融点金属の膜厚は 100人~2000人、より望まし くは 200A~1000Aとし、41の膜厚は2000A~2 д m 、より望ましくは5000 Å ~ 1.5 д m の範囲と する。

次にこのような構成のa-Si TFTの製造方法につ

:H ,M暦5a、上暦はn * a-Si:H 暦5bであって、 n・a-Si:H 暦5bはn・a-Si:H ,N暦5aよりその 層厚は厚い。オーミックコンタクト暦3にN原子 が多く含有されると、その比抵抗が増大して良好 なオーミック特性が得られなくなるので、N原子 の含有率は30原子%以下が適量であり望ましくは 10原子%以下とする。またn * a-Si: H ,N層5aの 電気的特性は、暗出抵抗が10° □・□~10° □・□ であり、より望ましくは10° Q·cm~10° Q·cm とし、また活性化エネルギは 0.4eV~ 0.2eVであ り、より望ましくは0.35eV~ 0.2eVとする。一方 n * a-Si: H 層 5bの電気的特性は、暗比抵抗が10* Q·cm~10 Q·cmであり、より翌ましくは10°Ω ·ca~10° Q·caとし、また活性化エネルギは0.4 eV~ 0.1eVであり、より望ましくは 0.3eV~ 0.2 eVとする.

オーミックコンタクト層 5 (n°a-Si:H·N層 5a及びn°a-Si:H·B 5b) が形成されていない部分のa-Si:H 半導体層 4 の上面には、SiN 膜からなる保護膜 6 が形成されている。またオーミック

いて説明する。充分に洗浄された5インチ角のガラス基板 1 にCrを厚さ800 人にてスパッタ落着し、フォトエッチング加工によりゲート電極2をパターン形成する。なおチャンネル县を10μm、チャンネル幅を 150μmとする。

ゲート電極 2 が形成されたガラス基板 1 をプラズマCVD 装置に装着し、拡散ポンプによりCVD 装置内を高真空に引くと共に、ガラス基板 1 の加熱を開始し、その温度が300 でに安定するようにではなる。CVD 装置内の真空度が 5 × 10⁻⁴ Torrにでスタポンプに対した時点で拡散と共に、マスフローン・スタポンプに対したると選出して、マスフローン・スタポンプにより、CVD 装置内に100 %モノンン (SiH₄) ガスを 8 sccm。アンモニア (NHs) カスを 8 sccm。アンモニア (NHs) カスを 40sccm。窒素 (Ns) ガスを80sccm 四人 に流を40sccm。窒素 (Ns) ガスを80sccm 四人 に流に維持されるように調節する。

上述のようにガス旋量及び反応圧力が安定した 状態で13.56MHzのRFパワーを50Wに維持して印加 し、20分間に亙ってSIN 膜からなる絶縁膜3を積 巻させる。このようにして得られる絶縁膜3は、 屈折率が1.82、光学的パンドギャップが 5.1eV. 比誘電率が6.4 であった。

次いで同一のCVD 装置内で絶縁膜3上に、a-Si: : || 半頭体層 4 を厚さ1500人にて積層形成する。この際の形成条件は、100 %モノンランガスの流量が8 scc=、反応圧力が0.5 Torr、RFパワーが100 Wであって印加時間が8分間であった。このようにして得られるa-Si: || 半頭体層 4 の電気的特性は暗比抵抗が1 × 101° Q · GI、活性化エネルギが0.7eVであり、光学的特性は光学的バンドギャップが1.75eVであった。

次に同一のCVD 装置内でa-Si: II 半導体層 4 上に、保護膜 6 となるべきSiN 膜を厚さ1500 A にて成膜する。即ち、100 %モノシランガスの流量を8 sccmに、アンモニアガスの流量を40 sccmに、窒素ガスの流量を80 sccmに、反応圧力を0.5 Torrにそれぞれ調節して維持し、50 WのRFパワーにで10分間に亙って成膜する。

その後、以上の処理が施されたガラス基板 L を CVD 装置内から取り出し、ソース電極、ドレイン

a-Si:H,N層5aは、膜厚が50A, 比抵抗が2×10⁴ Q,O, 活性化エネルギが0.35eV, N原子の含有 率が5原子%であり、またn,a-Si:H層5bは、 膜厚が300A, 比抵抗が2×10⁴ Q,Oa, 活性化 エネルギが0.3eVであった。

以上のようにしてまっクコンタクト層 5 が 形成されたガラス基板 1 を CVD 装置から取出し、 ドレイン電極及びソース電極を形成しようと装置から 部分以外をレジストで関った後、スパッタ装置である。 に対し、 Cr層を全面にわたり厚さ 200 人にでフリンターに を全面にわたり厚さ 200 人にでフリンターに を全面にわたり厚さ 200 人にでフリンターに を全面にわたり厚さ 200 人にでフリンターに を主る。これをスックを設置がソース層 5 及になり のと共に会する。次の電子ビーム蒸落トかり と共になりドレイン電極及びアースでの と共によりドレイン電極及びで電子によりが がにする。最後にフォトの にでででではないでででは、ででは を作成する。最後にフォトエックににコンタク とででではないる。 を作成する。 を作成する。 を作成する。 を作成する。 を作成する。 電極及びチャンネルに相・する部分以外の前記SiN 膜及びa-Si: II 半導体層 4 を、フォトエッチング により除去する。次いでソース電極、ドレイン電 極に相当する部分の前記SiN 膜をフォトエッチン グにより除去し、その部分のa-Si: II 半導体層 4 の表面を露出させる。

以上の処理が済んだ後、再度ガラス基板 1 を CVD 装置内に装着する。

ガラス基板 1 の温度を120 でに維持し、マスフロコントローラを介して原料ガスとして100 %モノシランガス10sccm、1 % H : ベースのホスフィン (PH :) ガス40sccm及び窒素ガス20sccmを導入し、反応圧力0.3 Torr、RFパワー100 Wにて30秒間に亙って、n * a - Si : H : N層5aを積層形成する。次いで真空容器内を充分に排気した後、マスフロコントローラを介して原料ガスとして100 %モノシランガス10sccm及び 1 % H : ベースのホスフィンガス30sccmを導入し、反応圧力0.3 Torr、RFパワー100 Wにて3分間に亙って、n * a - Si : H 層5bを積層形成する。このようにして形成されたn**

以上のようにして製造されたa-Si TFTの諸特性 を測定した結果、電界移動度が 0.5 cml/Vsec, し きい値電圧が3 V であり、またドレイン電圧を10 Ⅴとした場合、ゲート電圧を20 Ⅴとしたときのド レイン電流が 1 × 10 1 A 、ゲート電圧を 0 V とし たときのドレイン電流が1×10~1~4であった。更 にゲート電圧を-10 Vとした場合、ドレイン電圧 を10 V としたときのドレイン電流が 2 × 10^{-1 *}A、 ドレイン電圧を20 V としたときのドレイン電流が 2.3 ×10-1-Aであった。なお従来のa-Si TFTにお いてゲート電圧を-10 Vとした場合、ドレイン電 圧を10 V としたときのドレイン電流が 1 × 10-14、 ドレイン電圧を20 V としたときのドレイン電流が 5×10-11Aであり、本発明のa-Si TFTは従来のも のに比してゲート電極を負バイアスとした場合に オフ電流(ドレイン電流)が減少する。

次に第1図に示すような構造のa-Si TFTの他の 製造方法について説明する。

前述の製造方法と同様にガラス基板 L 上に、ゲート電極 2. 絶縁膜 3. 半導体層 4. 及び保護膜

このような方法にて製造されたa-Si TFTの 語特性を測定した結果、電界移動度が0.45 cd / Vsec. しきい値電圧が 3.5 V であり、またドレイン電圧を10 V とした場合、ゲート電圧を20 V としたときのドレイン電流が 7 × 10^{-*} A、ゲート電圧を 0 V としたときのドレイン電流が 8 × 10⁻¹¹ Aであった。

また第5.6図は第2図に示す構造の半導体素子のエネルギバンド図を示し、第5図はゲート電極を正バイアスとした場合のエネルギバンド図であり、第6図はゲート電極を負バイアスとした場合のエネルギバンド図である。この実施例においても第3.4図のエネルギバンド図と同様に、逆

更にゲート電圧を-10 V とした場合、ドレイン電圧を10 V としたときのドレイン電流が $3 \times 10^{-1/3} A$ 、ドレイン電圧を20 V としたときのドレイン電流が $3.5 \times 10^{-1/3} A$ であって、安定したよフ電流特性を示している。

バイアス時において誘起された正孔11は高さφ、´のポテンシャルバリアを越えることができず、正孔11は両電極側に流れることができない。

従って本発明の半選体素子においては、誘起された正孔がポテンシャルバリアを越えることができないので、ゲート電極を負バイアスとした場合に流れるオフ電流を小さくすることができる。

なお本実施例ではN原子が構成原子としてオーミックコンタクト層に含有されている場合について説明したが、これに限らず炭素または酸素が構成原子として含有されていてもよいことは勿論である。またこれらの原子が構成原子として複数種含有されていてもよい。

(効果)

以上詳述した如く本発明の半導体素子では、オーミックコンタクト層の一部または全部に窒素等の原子を構成原子として含有しているので、その一部または全部のエネルギバンドギャップが広くなり、ゲート電極を負バイアスとした場合において正孔がポテンシャルバリアを越えることによっ

持開昭64-57755(6)


て生じるオフ電流が減少する。この結果、本発明 の半導体素子を液晶ディスプレイの駆動素子とし で使用した場合には、その液晶ディスプレイが良 好な表示特性を示すことができる。


4. 図面の簡単な説明

第1図は本発明の半導体素子の断面構造図、第2図は本発明の他の実施例の断面構造図、第3図~第6図は本発明の半導体素子のエネルギバンド図、第7図は従来の半導体素子の断面構造図、第3図~第9図は従来の半導体素子のエネルギバンド図である。


1 … ガラス基板 2 … ゲート電極 3 … 絶縁膜 4 … a - Si: H 半導体層 5 … オーミックコンタクト層 5a … n . a - Si: H . N層 5b … n . a - Si: H 層 6 … 保護膜 7 … ドレイン電極 8 … ソース 電極


特許出願人 住友金属工業株式会社 代理人 弁理士 河 野 登 夫








录 2 図

















茅 7 図